DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

008364696

\*\*Image available\*\*

· WPI Acc No: 1990-251697/199033

Mfr. of thin-film FET by injecting impurity atoms - into amorphous or polycrystalline semiconductor and anneals it with light beam to form

source and drain regions NoAbstract Dwg 1/9

Patent Assignee: SONY CORP (SONY )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 2177443 A 19900710 JP 88331337 A 19881228 199033 B

Priority Applications (No Type Date): JP 88331337 A 19881228

Title Terms: MANUFACTURE; THIN; FILM; FET; INJECTION; IMPURE; ATOM;

AMORPHOUS; POLYCRYSTALLINE; SEMICONDUCTOR; ANNEAL; LIGHT; BEAM;

FORM; SOURCE; DRAIN; REGION; NOABSTRACT

Derwent Class: L03; U11

International Patent Class (Additional): H01L-021/33; H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

03201943

\*\*Image available\*\*

MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.:

02-177443 [JP 2177443 A]

PUBLISHED:

July 10, 1990 (19900710)

INVENTOR(s): SAMEJIMA TOSHIYUKI

TOMITA TAKASHI HARA MASATERU

**USUI SETSUO** 

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

63-331337 [JP 88331337]

FILED:

December 28, 1988 (19881228)

INTL CLASS:

[5] H01L-021/336; H01L-021/20; H01L-021/268; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R002 (LASERS)

JOURNAL:

Section: E, Section No. 983, Vol. 14, No. 448, Pg. 7,

September 26, 1990 (19900926)

#### **ABSTRACT**

PURPOSE: To facilitate annealing for crystallization and annealing for impurity diffusion or implantation simultaneously by one time light beam annealing by a method wherein, after dopant is implanted into the source and drain forming regions of an amorphous semiconductor layer or doped layers are formed in the source and drain forming regions, a light beam annealing process is carried out.

CONSTITUTION: In order to manufacture a thin film transistor through a light beam annealing process in which an amorphous semiconductor layer 21 is crystallized or/and a fine polycrystalline semiconductor layer is recrystallized, dopant atoms are implanted into the source and drain forming regions of the amorphous semiconductor layer 21 or/and the polycrystalline semiconductor layer or doped layers 22 are formed in the source and drain forming regions and then a light beam is applied to the a gate 32 is formed or to the surface opposite to the on which surface on which the gate 32 is formed for annealing and the amorphous surface semiconductor layer 21 is crystallized or/and the fine polycrystalline semiconductor layer is recrystallized and, at the same time, source and drain regions 24 and 25 are formed. For instance, the pulse application of a laser beam L is employed for the light beam annealing.

# 訂 正 有

09日本国特許庁(JP)

の特許出頭公開

## ⑫公開特許公報(A)

平2-177443

ソニー株式会社内

ソニー株式会社内

ソニー株式会社内

ソニー株式会社内

Mint. Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)7月10日

21/336 21/20 H 01 L

7739-5F 7738-5F Z

P 8624-5F H 01 L 29/78 3 1 1 審査請求 未請求 請求項の数 1 (全10頁)

60発明の名称

薄膜トランジスタの製造方法

題 昭63-331337 ②特

頭 昭63(1988)12月28日 @出

俊 之 魰 島 加発 明 者 尚 富 Ħ 仍発 明 者 種 者 頂 ⑦発 明 夫 井 者 碓 70発 蚏

東京都品川区北品川6丁目7番35号 東京都品川区北品川6丁目7番35号 東京都品川区北品川6丁目7番35号

東京都品川区北品川6丁目7番35号

東京都品川区北品川6丁目7番35号

ソニー株式会社 る出 頣 秀盛 弁理士 松陽 分段 理

弾膜トランジスタの製造方法 発明の名称 特許請求の範囲

非品質単導体層に対する結晶化、吸いは(およ び)出血を結晶半導体層に対する再結晶化を行う 光ピームアニーリング工程を存する飛設トランジ スタの製造方法において、

上記弁品質半導体護度いは(および)多結晶半 退休屋のソースおよびドレインを用止する領域に、 不純物原子の让入あるいは不純物原子合有層の形 歳を行い、その後上記光ピームアニーリング工程 モゲート部の形成前或いはゲート部の形成例とは 反対側から行って上記非品質半期体に対する結晶 化減いは(および)微糊多結晶半導体層に対する 再結晶化を行うと同時にソースおよびドレイン領 娘の形成を行うことを特徴とする常数トランジス タの製造方法。

### 発明の詳細な説明

以下の順序で本発明を説明する。

皮景上の利用分野

- 13 発明の概要
- 継来の技術
- 発明が解決しようとする課題
- 課題を解決するための手段
- 伊州
- 实施例
- 歌町の効果

#### A、産業上の利用分野

本発明は薄膜トランジスタの製造方法、弾ち羅 農牛退休層に指揮ゲート型電界効果とランジスタ が形成される寝殿トランジスタの製造方法に係わ

#### 8. 愛明の長期

木差明は薄膜トランジスタの製造方法、特に非 基式半導体層に対する結晶化成いは(および)散 細多結晶半導体層に対する再結晶化を行う光ビー ムアニーリング工程を有する市膜トランジスタの 製造方法において、その光ピームアニーリング的

#### C. 従来の技術

プラズマCVD (Chemical Vapour Bepesition) によって形成した水素化非品質シリコン (以下 a - Si: B と記す) 顕をパルスレーザー照射によって 常温雰囲気下で結晶化することによりキャリアの 参動皮の大きい良質の多結品シリコン酸を低温で

このようにして乗り図目に示すように非晶質学 準体験のか多結晶化された多結晶学器体験のを形 成する。そしてこのアイランド状の多結晶学器体 層質の最終的にTPTのゲート部を形成する部分 に、それぞれ例えば510。あるいは51% の絶縁器に よるゲート地縁間似とゲート電極切とを被表形成 する。その後全国的にソースおよびドレインを形 成する不純物例えば n 型の不純物を含むガス、例 えばフォスフィンPI® とシリコンを含む原料ガス 例えばモノシラン\$18。を用いてプラズマ C V D に よって、不純物合有度のを形成する。

その後可びエキシマレーザー先しの取射を行って第9間にに示すように、不純物会有層の中の不 純物例えば県Pを多結品半導体層間のゲート連続 層(4)およびゲート電極のによって覆われていない 部分に拡散して異不純物環度の例えばn型のソー スおよびドレイン領域のおよび四の形成を行う。

次に第3回Dに示すように、ソース領域のおよびドレイン領域関上にそれぞれソース電極関およびドレイン電極関をオーミックに被看して目的と

作製することが可能になった。このような技術の 適用により多結路シリコン体験による体験トラン ジスタ(TPT)が300で以下の伝道工程で実 現できるようになった(f. Sameshina and S. Usul : Haturials Resmarch Society Symposium Proceed diags vol.71 (1986) P435~440 参数)。

するTPT(11)を得るものである。

#### D. 免切が解決しようとする課題

ところがこのような方法による場合、第9関A およびBで説明した非晶質半導体層のの結晶化の ためのレーザー照射作業と、不被傷含有履御の不 被制を多結晶半導体関切中に導入(拡散)するレ ーザー照射との2回の工程を必要としてその作業 が整備となる。

さらにまた、特に第9回Bの工程における不純 物のドーピングのためのレーザー光配射に限して はすでにゲート絶縁層(4)およびゲート電極側によるゲート部が、多結晶半部体層(3)上に突出して影 成されていることから干渉作用によってこのゲート が近後においてレーザー光取射が不完分で、特 は物合有層似からの不疑物ドーピング量が、特に 特性上大きく影響するゲート部近後で不完分とな るという特性の不変定性、体質性の低下を来すお それがあるという認知がある。

また第9図で説明した例においては、不疑動会

有層のを設けてこれよりの不認動を多結品半導体 層の中に拡散するようにした場合であるが、多結 品半導体層のにイオン注入によって不能物ドービ ングを行いその不能物の活性化をレーザー取射に よって行う場合においてもレーザー取射のゲート 部の突出感による干渉効果によってアニールが不 売分となりこの場合においても同様に特性の不安 定性を招来するという課題がある。

本発明は、上述した課題の解決、即ちレーザー 光照射のアニール処理の録返し作業の回避、およ びソースおよびドレインの不減動導入あるいは語 性化の不安定性を回避することを目的とし、良好 な特性を有する下ドでを確実に得ることができる ようにした確誤トランジスタ(TFT)の製造方 往を提供する。

#### D、課題を解決するための手段

本発明においては、非品質半導体層に対する結 品化或いは (および) 微細多結晶半導体層に対す る再結晶化を行う先ピームアニーリング工程を有

ゲート部の形成前に行うか、またはゲート部関からの顔針によらないようにしたことによってゲート部の存在によるレーザー元の干渉によってレーザー光離射の不充分な部分がゲート部近傍のソースおよびドレイン領域に生じてその特性に不安定性を招来する不都合が問題される。

#### G、实准例

第1図を参照して本品別によるTPTの製造方法の一例を詳細に製明する。

この場合、まず第1回人に示すように、後述する光ピームアニールに用いられる光に対し先透過性のガラス板等よりなる基板(31)を設ける。そしてその一主面上にゲート電板(32)を形成する。このゲート電板(32)は例えば A.R. Ho, Cr等を例えば50人程度に全面的に落着し、選択的エッチングによって所要にパターン化して形成し得る。

次に第1図Bに示すようにゲート電極(32)上を 含んで全国的にゲート的経歴(33)を被挙形成する。 このゲート絶経歴(33)は、例えばS10。あるいは する半導体トランジスタの製造方法において、例えば第1週 D に示すように非品質半導体層 (21)のソースおよびドレインを形成する領域に不能物度子の注入あるいは不能物質子を含む不能物含有層 (22)の形成を行って後に光ピームアニーリンダエ程をゲート部の形成的或いはゲート部の形成の光ピーム顔射によって行って影響を対象が高化でよる結晶なの成果の再結晶化による結晶なの成果を行って、第1 図 P に示すようで、多結晶半導体圏 (23)の形成を行うと共に、ソースを領域(24)および(25)の形成を行う。

#### P. HYIII

上述の本発明製造方法によれば、1回の光ビームアニーリング例えばパルスエキシマレーザー限 射によって結晶化ないしは再結晶化のアニールと、 不延物原子の拡散ないしは注入のアニールとを行 うことができるようにしたので、製造の簡異化が はかられる。またこの場合、その光ビーム阻射を

SiN を1000人の厚さに例えばCVDによって形成 する。さらにこれの上に例えばプラズマCVDに よって非品質半導体層(21)例えば水素を10原子 %含むa-Sin8を形成する。

第1図Cに示すように全面的にフォトレジスト 歴すなわち感光性樹脂類(34)を形成し、装板(31) の裏面即ち詰板(31)のゲート電板(32)等が被着形成された例とは反対例から全国的にフォトレジスト類(34)に対する非光用の先し。を取射し、ゲート電板(32)を光学的マスクとして、これの截上以外のフォトレジスト類(34)を指光して可溶性とする。

次に、フォトレジスト局 (34) に対する現象処理を行って、第1図 Dに示すように、フォトレジスト局 (35)を、ゲート電極 (32) の直上にゲート電極 (32) のパターンに対応するパターンにパターニングを行う。続いて全面的にプラズマ C V D 等によってドーパント、例えば n 型の不検物の繰 P を含むガス例えばフォスフィンPD。と、シリコンの取料ガス例えばモノションS111.のガスとを用いてフ

## 特問平2-177443 (4)

ォトレジスト層 (34) を変質することのない程度の 品度例えば100 でをもって不能物合有層 (22)を形成する。

次に第1回目に示すように、フォトレジスト語(34)を飲去してこれの上の不純物含有温(22)を選択的に飲去する。次に光ビームし例えば XeC & エキシマレーザー光を不純物含有温(22)上から金融的に行うパルス取射してアニール処理する。

このようにして第1図Pに示すように非晶質率 単体層(21)が結晶化された多結晶半導体層(23)を 形成すると共に、これに不純物含有層(22)中の不 独物原子を拡散して、第1図Eにおける不純物含 有層(22)の除去された即ちゲート価値(32)の直上 に相当する不純物導入がなされていない部分を高 比抵抗のチャンネル形成領域(26)として、その両 側にそれぞれ低比近底のn型のソースおよびドレ イン各領域(24)および(25)を形成する。

据 1 図 C に示すように多結晶半導体層 (23)を関 知の選択的エッチングによって除去するパターニ ングを行って最終的にTPTを形成する部分を扱 して伯郎を験去する。

第.1 図 II に示すようにソースおよびドレイン各 領域(24) および(25) 上に例えば A 8 を全面落着し、 これを選択的にエッチング等によって除去してソ ースおよびドレイン各電極(27) および(28) を形成 する。このようにすれば、 悲板(31) 上にゲート電 極(32) とゲート語録題(34) によるゲート部が形成 された多結品半導体器(23) によるいわゆるスタガ ード型のTFT(35) が形成される。

この方法によれば、1回の光ピームアニール、 即ちレーザー売しの類射によって不純物の拡散と 非品質半導体階 (21) に対する結晶化とを同時に行 うものであるが、この場合においてこのレーザー 光しの取射側にはゲート部が存在しないのでゲー ト部近傍においても充分にレーザー光度射を行う ことができて不純物合有器 (22) からの不純物ドー プを充分に行うことができ、ソースおよびドレイ ン各領域 (24) および (25) における比低流を充分低 くすることができた。

第2回は、シリコン層におけるレーザー敷封エ

ネルギーと比低抗の関係の測定血線因を示したもので、これによれば充分低比低抗化されていることがわかる。

またこのようにして得たTFTのドレイン電圧 V。をパラメータとするドレイン電波し。一ゲー ト電圧 V。の特性曲線関は、第3回に示すように なり、優れたトランジスタ特性を示した。

また、第4団は本発明製造方法の他の例の工程 図を示すもので、この例においては、ソース、ド レイン、ゲートの各電振力と同一例から行った プレナー型でPTを得る場合である。この場合であ 4団人からCに示すように第1団人からGを発 同一工程を経る。第1団におけるゲート電振と は、第2のゲート電振とするか、吹いは第4団 C におけるフォトレジスト類(34)に対する館先でス クのみとして用いられる。そして第4団はでス ように不純物ドープがなされたソースおよびがあ よった不純物ドープがなされたソースおよびがあ よった不純物ドープがなされたソースおよびがあ よった不純物ドープがなされたソースおよびがあ よった不純物ドープがなされたソースおよびがあ よった不純物ドープがなされたソースおよびがあ よっに不純物ドープがなされたソースおよびがあ よった不純物ドープがなされたソースおよびがあ は、23)上を全面的に置ってゲート地縁間 (43)、例えば1000人程度の厚さの510。原をC V D **辻等によって形成する。** 

次に引 4 図 | に示すように独縁風(43)に対して 選択的エッチングによってソースおよびドレイン 各領域(24)および(25)上に電極窓(244) および (254) を存むする。

次にこれら恋(24W) および(25W) 内を含んで全面的に A 4 等の金属階を例えば落着によって影像し、選択的エッチングによってパターン化して第4回 J に示すように、ソース及びドレイン各領域(24)および(25)に対してソースおよびドレイン各位性(27)および(28)を形成すると同時に両者間のチャンネル形成領域(28)上のゲート地級層(43)上に上部ゲート電極(44)を形成する。このようにしてプレナー型TPT(45)が形成される。

**身このようにして得たTPT(45)は下層のゲートで胚(32)を併用して2種ゲート型のTFT構造とすることもできる。** 

この3.4 図で設可した方法では非品質シリコン 手導体層(21)への、光ピームアニールのレーデー 先しが取引された傾に、つまり多結品化が良好に 行われた側でゲート電極(44)による上部ゲートを、 形成するようにしたので、よりすぐれた特性の TPTを得ることができる。

このようにして得たTFTの同様の I 。 - V 。 特性血縁の測定結果は、第 5 図に示す。これより明らかなようにこの本発明方法によって得たTFT(45)もまた優れたトランジスタ特性を示した。

上述の第4図の方法によれば、半導体器の同一側からゲート、ソースおよびドレインの各電極導出を行うことができるようにしたプレナー型構成のTPT(45)を得ることができるものであるが、さらに第1図で説明した例と同様にスタガード型のTPTを得る他の例を第6図を参照して説明する。この場合においても第6図人からGに示すように、第1図人からGで説明したと同様に、第10mのサート地域製(43)を1000人程度の厚さにCVD法等に形成する。

次に第6図1に示すようにゲート独縁膜(43)上

ゲート拍線層 (43) に対してその全厚さにわたって ソースおよびドレイン領域 (24) および (25) 上に、 ソースおよびドレイン電極の窓明けを行う。

そしてこれらソースおよびドレイン電極窓を通 ピてソースおよびドレイン各領域(24)および(25) 上にそれぞれ例えば 4.4 単電膜等によるソースお よびドレイン各電極(27)および(28)を形成する。

ごのようにすれば、第4回の例と関係に関一側 から上部ゲート電極(44)、ソースおよびドレイン 各電極(27)および(28)が退出されたプレナー型の TPT(48)を得ることができる。

さらにまた他のプレナー型のTFTを得る本発 明製法の例を添り図を参照して製明する。この例 においては、第7図Aに示すようにガラス板等の 益体(31)を用意し、これの上に例えば全置的に m -S1:3 による非品質単退体類(21)を、例えば厚さ 200 ~500 人をもってブラズマCVD法等によっ で形成し、TFTを構成すべき部分を残して他部 を選択的にエッチングするパターニングを行って 非品質半導体類(21)をアイランド状とする。 に光透過性毒性膜(46) 例えばインジウム・チタン 複合酸化酸を落着し、この光透過性毒性膜(46) 上 の、下層ゲート世區(32) の直上に、フォトレジス ト層(47) を被着する。このフォトレジスト層(47) の形成は光透過性弱性膜(46) に全国的にフォトレ ジストの生布を行って後に基体(31) の裏面側から、 この下層のゲート母板(32) を露光マスクとしてフ ォトレジスト層(47) に対する露光用の光Laの全調 的照射を行い、その後現像処理を行って下層のゲート電極(32) の直上のレジスト層(47) のみを残し てパターン化する。

その扱レジスト暦 (47)をエッチングレジストと して光透過性準電膜 (46)に対するエッチングを行って556 間」に示すようにこれを上部ゲート電極・ (44)とする。

その後第6図ドに示すように、ゲート地縁層
(43)に対してソースおよびドレイン領域(24)および(25)上に電極窓明けを行うか、あるいはさらに
全国的に図示しないが所要の厚さの地縁層例えば、
510\*をCVD法等によって形成し、この地縁層と

次に第7回日に示すように基板(31)上に全国的に1000人程度の厚さをもって例えばSio。よりなるゲート組織数(33)をCVD法等によって形成し、これの上に例えば A & ゲート電腦(44)の構成場を全面落着する。

第7國Cに示すように非晶質半導体理(21)上の 及終的にゲート部となる部分にフォトレジスト題 (34)の全面性布、パクーン電光および現像処理に よって形成する。

第7回Dに示すように、フォトレジスト類(34) をマスクとしてゲート電腦(44)の構成層とゲート 絶縁数(33)に対して順次エッチングを行ってゲー ト部を構成する。

次に例えばプラズマCVDによって厚さ50人 担度に前述したと同様に例えば不純物の為Pを含むガスPM。とシリコンを含む原料ガスSIM。とを用いてレジスト層(34)を侵すことのない109 で程度の選択をもって不純物合有限(22)を被容形成する。

次に氫 7 図 B に示すように、レジスト層 (34)を は去し、次いで更に全国的にフォトレジスト層

## 特別平2-177443(6)

(74) の筆市を行い基板 (31) の富田から、アイランド状の非品質半退休期 (21) を葬光マスクとする程度の報光強度をもって群光川光しを全面的に照射してフォトレジスト層 (74) に対して露光処理を行い現像処理を施してアイランド状の非晶質半導体層 (21) の直上部を張して伯郎のフォトレジスト層 (74) を致去する。

次にこのフォトレジスト選 (74) モエッチングマスクとして、非品質半導体層 (21) 上の不純物会有贈 (22) を残して他部の不純物会有層 (22) をエッチング飲去する。

次にパルスエキシマレーザー光等のアニール用 光ピームしを基版(31)の車面側から所要のパワー をもって行って非晶質半導体器(21)の多結晶化を 行って多結晶半導体器(23)を形成すると同時に不 減動合有器(22)からの不純物の多結晶半導体器 (23)への鉱量導入を行ってソースおよびドレイン 各額線(25)及び(26)の形成を行う。

次に例えば全間的にSIO。特の絶縁度(73)を CVD法等によって形成し、更にこの絶縁度(73)

光ビーム開射によるアニールによって結晶化して多結晶半球体度(23)を形成した場合であるが、成る場合は微細多結晶層を光ビームアニールによって再結晶化して結晶成長させて多結晶半球体層(23)を形成する場合に適用することもできる。

#### H. 発明の効果

に対しソースおよびドレイン各領域(24)及び(25) 上に世極室明けを行って A 2 等の金属層の全国語 着および選択的缺去を行ってソースおよびドレイ ン各電極(27)および(28)を形成し、多結晶半導体 層(23)の、ソースおよびドレイン領域(24)および (25)間の不能物源人がなされていない高低抗能域 モチャンネル形成領域(26)とする目的とするプレナー型のTPT(75)を得る。

第8図はこのようにして得たTFT(75)のトランジスタ特性即ち』。- V。特性の測定結果で、すぐれたトランジスタ特性を示した。

なお上述した例においては、ソースおよびドレイン各語域(24)および(25)の形成を、不統物合有層(22)からの飲飲によって形成した場合であるが、ある場合はイオン注入によってソースおよびドレイン各領域の形成を行って、その後非品質半導体層(21)の多結品化のアニール処理と、イオン注入された不純物イオンの活性化処理とを同時に行うようにすることもできる。


また、上述した例では、非異質半導体層(21)を


ることによる特性の低下あるいは不安定性、信頼 性の低下を囲**置できる。** 

#### 図面の簡単な疑例


第1回は本発明製造方法の一例の工程図、第2回はシリコン局のレーザー配射エネルギーと比低 次の関係の規定機構図、第3回は第1回で得たトランジスタの1。 - V。 特性血線図、第4回は第4回で設立方法の他の例の工程図、第5回は第4回で設立方法によって存たトランジスタの1。 - V。 特性曲線図、第6回は本発明製造方法のの場の工程図、第7回は本発明製造方の同様の他の例の工程図、第7回は本発明製造方とたり、第7回による。


(31) は芬板、(23) は多結品半選体期、(22) は不 減物合有層、(23) はゲート施経膜、(32) ((4) はゲ ート電極、(24) および(25) はソースおよびドレイ ン各領域、(27) および(28) はソースおよびドレイ ン管値である。





## 特開平2-177443 (B)





## 特別平2-177443(9)

## 手統補正書

1年,2月23日 1

特許庁長官

1. 事件の表示

昭和63年 特 許 劇 第331337号

2.発明の名称

薄積トランジスタの製造方法

3. 猫正をする者

事件との関係 特許出組人 住 所 東京都品川区北品川6丁目7番35号 名 称(218)ソ ニ - 株 式 代表取締役 大 實 典 C 4. 代 理 人 住 所 東京都斯语区西斯语 1 丁目 8 番 1 Tel 03-343-582160 ( 氏 名 (8088) 弁理士 5. 猫正命令の日付 183 和 6.補正により増加する発明の数 7.福正の対象 明初春の発明の詳糊な説明 の個及び図面 従来の製造方法の工程図 第9 図 8. 諸正の内容 方式(3) (1) 明細書中、第12頁8行~9行「スタガード型」 (8) 図面中、第9図Bを別紙のとおり訂正する。

を「逆スタガード型」に訂正する。

55-1电路

- (2) 周、第12頁末行「シリコン層における」を 「ソース及びドレインシリコン層における」に 訂正する.
- (3) 周、第15頁13行~14行「第1図で・・・他の例 を」を「第1団の逆スタガード型TFT の 岡 様にセルフアラインゲート構造を持つプレナー 型TPTを得る例を」に訂正する。
- (4) 同、第16頁1行「インジウム・チタン」を 「インジウム・すず」に訂正する。
- (5) 同、第17頁10行「導出されプレナー型」を 「退出され、しかもセルフアラインゲート構造 のプレナー型」に訂正する。
- (6) 同、第20頁7行~8行「目的とするプレナー 型」を「目的とするセルフアラインゲート構造 プレナー型」に訂正する。
- (7) 同、同頁9行~10行「TFT(75)の・・・ 1・ ・- V。」を「TFT(75)の1。- V。」に訂正 する.

